Acoplo AC/DC

01 · Punto de partida

Dos operaciones espejo

Acoplar en AC: quitar la continua y dejar los cambios (mic → etapa). Fijar nivel: montar la alterna sobre la continua que convenga (±1 V sobre 2,5 V para el ADC). El capacitor serie hace lo primero; un divisor Thevenin, lo segundo. Juntos adaptan cualquier señal a cualquier etapa.

Este tema dimensiona el capacitor (fc) y el nivel (divisor) con verificación en ambos lados.

• ¿Cómo bloquea continua un capacitor?
• ¿Qué C necesito para mi frecuencia mínima?
• ¿Cómo monto ±1 V sobre 2,5 V?
• ¿Cómo verifico cada lado?

02 · Acoplo DC

Directo cuando se puede

Si origen y destino comparten nivel (NTC 1–4 V → ADC 0–5 V), cable directo: sin C, sin atenuación, sin fase. Condición: continua compatible y sin peligro (si no, protección del Tema 12).

03 · Capacitor serie

Dimensionar fc una década abajo

Regla: fc ≤ fmin/10 para no tocar lo útil. Con Rin = 10k y voz desde 300 Hz: C ≥ 1/(2π×10k×30) ≈ 0,53 µF → 1 µF (fc ≈ 16 Hz).

Tipo: film o cerámico en señal (sin polaridad ni fugas); electrolítico solo con polaridad clara y margen (su fuga mete offset).

04 · Fijar nivel

Montar la alterna sobre continua

Señal ±1 V a ADC 0–5 V: divisor Thevenin 2,5 V (10k/10k, Zth 5k) + capacitor serie 1 µF desde la fuente (Z ~600 Ω a 300 Hz: despreciable). Salida: 1,5–3,5 V centrada.

Z del divisor vs. carga

Thevenin 5k contra ADC de MΩ: no se entera (regla 10×, Tema 10). Con cargas bajas, seguidor (Tema 16).

C con la Z vista

fc usa R total vista por C (fuente + Thevenin en paralelo aprox): verificar con la suma, no solo Rin.

Medir cada lado

Antes del C: alterna original + su DC. Después: misma alterna sobre 2,5 DC. Multímetro DC/AC en ambos nodos.

Arranque (pop)

Al conectar, C se carga al nivel con un transitorio audible/visible: normal, dura 5τ del acoplo.

05 · Acoplo en código

Diseñador de C y nivel

Dado fmin y Rin: C mínimo, E12 y fc real. Más nivel Thevenin con su Z:

import math

E12 = [10, 12, 15, 18, 22, 27, 33, 39, 47, 56, 68, 82]

def e12_cercano(r):
    cands = [b * d for d in (0.01, 0.1, 1, 10) for b in E12]
    return min(cands, key=lambda x: abs(x - r))


def acoplo(fmin_hz, rin_ohm):
    c_uF = 1 / (2 * math.pi * rin_ohm * (fmin_hz / 10)) * 1e6
    c = e12_cercano(c_uF)
    fc = 1 / (2 * math.pi * rin_ohm * c * 1e-6)
    print(f"fmin={fmin_hz}Hz Rin={rin_ohm}: C ideal {c_uF:.2f}uF -> E12 {c}uF (fc={fc:.1f}Hz)")
    return c


def nivel_thevenin(vs=5.0, vobj=2.5):
    print(f"Divisor {vs}V -> {vobj}V: R1=R2 (cualquiera, ej. 10k), Zth=R/2")
    return vobj


acoplo(300, 10000)
acoplo(20, 47000)
nivel_thevenin()

Probá acoplo(1000, 10000): ¿C? ¿Tiene sentido 1 kHz con ese C?

Verificador de nivel con carga

El Thevenin bajo carga del ADC (Rin_adc):

def nivel_cargado(vs=5.0, r1=10000, r2=10000, r_carga=1e6):
    r2eq = r2 * r_carga / (r2 + r_carga)
    v = vs * r2eq / (r1 + r2eq)
    print(f"Nivel con carga {r_carga/1000:.0f}k: {v:.3f}V (ideal 2.500V)")
    return v


nivel_cargado()
nivel_cargado(r_carga=10000)

06 · Analogía programador

Filtrar DC es quitar baseline

1. 1
   Acoplo = high-pass.

   Quitar la continua es como remover el baseline antes de analizar: signal - mean(signal).

2. 2
   Nivel = bias.

   Sumar offset para el rango del ADC es como normalizar a [0,1] antes del modelo.

3. 3
   fc = cutoff.

   Diseñar una década abajo es margen de guarda: el filtro no toca lo útil ni con tolerancias.

07 · Exploración

Laboratorio: diseñar el acoplo

Elegí la señal: el laboratorio propone C, nivel y verificación, con aviso si la continua importa.

Preguntas para explorar

1. ¿Por qué el lento pide electrolítico y la voz no?
2. ¿Qué pasa si usás 100 nF en vez de 1 µF con voz?
3. ¿Cuándo no acoplar en AC aunque puedas?

08 · Comprensión

Confusiones frecuentes

09 · Práctica guiada

Ejercicios de acoplo

Ejercicio 1: voz a 10k

Con acoplo(300, 10000): ¿C ideal y E12? ¿fc real? Montá C + R a GND y verificá que pasa 300 Hz y bloquea DC.

Ejercicio 2: nivel 2,5 V cargado

Thevenin 10k/10k con carga 10k (etapa siguiente). Con nivel_cargado(): ¿nivel real? ¿Aceptable para ADC?

Ejercicio 3: lento con electrolítico

Señal 1 Hz a Rin 47k. ¿C? ¿Tipo? ¿Polaridad con qué criterio?

10 · Síntesis

Ideas para recordar

Acoplo y nivel dominados. Ahora, a proteger la entrada: en el próximo tema, protección de entradas.