Lenguaje #47
VHSIC Hardware Description Language: creado para describir y simular hardware digital, con un sistema de tipos fuerte y enfoque en diseño a nivel RTL para FPGA y ASIC.
1987, bajo el programa VHSIC del DoD (IBM, Texas Instruments, otros). Lenguaje HDL fuertemente tipado, para descripción, simulación y síntesis de hardware digital. Estándar IEEE 1076.
Creado para documentar y simular hardware. Estándares IEEE 1076 (1987, 1993, 2002, 2008) refinan sintaxis y librerías. VHDL-AMS añade modelado analógico. Sigue en uso junto a Verilog/SystemVerilog.
Equipos del DoD, IBM y Texas Instruments. IEEE estandariza y mantiene. La comunidad académica y de EDA impulsa mejoras y librerías como std_logic.
Diseño de FPGA y ASIC, descripción RTL, testbenches, verificación funcional, sistemas críticos donde el tipado estricto y la claridad son clave.
Entidades/arquitecturas, señales y variables, procesos, concurrente vs secuencial, paquetes y librerías, tipos enumerados/records, generics y configuraciones, bloques de espera (wait).
Simuladores (ModelSim/Questa, GHDL open source), síntesis (Vivado, Quartus), librerías IEEE (std_logic_1164), UVM para verificación en SystemVerilog pero con bridges, herramientas formales y linters.
Uno de los dos HDLs dominantes. Su tipado y modularidad influyeron en lenguajes de modelado. Mantiene relevancia en sectores que requieren trazabilidad y rigor.
VHDL es apreciado por su rigor y criticado por verbosidad. El debate Verilog vs VHDL es clásico en FPGA. GHDL llevó VHDL al mundo open source.
VHDL 2008 ampliamente soportado; VHDL 2019 en curso. Se usa en FPGA/ASIC junto a SystemVerilog; herramientas abiertas como GHDL crecen en adopción.